

1 offset 校准方案

1.1 offset 校准环路结构

在整个校准系统中, offset 校准是第一步, 主要实现对各个子 ADC 通道的失调失配误差进行估计, 并将失调失配误差从 ADC 数据中消除的功能。offset 校准的环路结构和数据位宽 (以 $\alpha = 2^{-12}$ 为例) 如图 1 所示:




图 1: offset 校准的环路结构和数据位宽 ($\alpha = 2^{-12}$)

1.2 offset 校准工作原理

对任一单一子通道 ADC, 其采样的是正余弦信号, 所以理论上对大量采样数据求平均, 其均值为 0。但由于通道存在失调失配误差 offset, 因此, 通过对一定数量的样本先进行累加, 然后再除以样本数量进行求平均, 就可以得到通道 offset 的估计值。算数平均结果为:

$$\begin{aligned}\bar{x}(n) &= \frac{1}{N}[x(n) + x(n-1) + \dots + x(n-N+1)] \\ &= \frac{1}{N} \sum_{k=0}^{N-1} x(n-k)\end{aligned}\quad (1)$$

式子 (1) 中, N 为样本数量, $x(n-k)$ ($k=0,1,\dots,N-1$) 为样本。假设求解 $N=1024$ 个点的平均数, 信号先累加 1024 次, 然后再乘 $1/1024$, 累加的时候每 1024 次清零一次, 后面每 1024 次输出一平均值, 期间输出前一次的平均值。尽管该硬件实现只用到了一个累加存储单元, 但是累加输出以及存储器的清零都需要周期为 N 的控制信号 ctl 。也就是说, 每次计数到 N 时更新一次平均值,

所以不仅无法对输入变化立刻响应，输出值可能会发生突变，不平滑；求出的平均值可能和理想值不会完全切合。

为了使其输出更加平缓，一种最直接的方法就是通过增加样本量 N 来实现。 N 越大，信号输出变化越缓慢，但是 N 越大意味着要对越多的样本量进行加法及延时操作，从而耗费大量存储器及加法器资源。通过对公式 (1) 进行变换计算，可以得到如下形式：

$$\begin{aligned}
 \bar{x}(n) &= \frac{1}{N}[x(n) + x(n-1) + \cdots + x(n-N+1)] \\
 &= \frac{1}{N}x(n) + \frac{1}{N}[(N-1)\bar{x}(n-1)] \\
 &= \frac{1}{N}x(n) + \frac{N-1}{N}\bar{x}(n-1) \\
 &= \bar{x}(n-1) + \frac{1}{N}[x(n) - \bar{x}(n-1)]
 \end{aligned} \tag{2}$$

式 (2) 所示就是指数平均器，它实际上是一个一阶的 IIR 滤波器，可以起到对输出进行平滑滤波的效果，从而提高校准精度。 N 取的是 2^N ，硬件实现时还可以利用移位运算代替乘法。而且指数平均器的输出是连续的，没有突变的情况出现，因此输出响应更快，输出平滑度更高。

公式 (2) 对应 verilog 中的参数和公式为

$$int_nxt(n+1) = int_nxt(n) + \alpha[data_shift(n) - offset(n)] \tag{3}$$

其中， int_nxt 存储 $offset$ 多次迭代的估计值； α 为迭代步长（带宽），该值的选取共有八个档位，分别为 2^{-10} ， 2^{-12} ， 2^{-14} ， 2^{-16} ， 2^{-18} ， 2^{-19} ， 2^{-20} ， 2^{-21} 。显然， α 越大，收敛速度越快； α 越小，收敛的精度越高。因此，在计算过程可以先选取 2^{-10} 使 $offset$ 的估计值快速到达收敛，然后逐渐缩小 α 值来提高收敛的精度。 $data_shift$ 为子 ADC 采样数据扩展四位位宽得到的数据。 $offset$ 为截取 int_nxt 的 [28:21] 位数据得到的。

1.3 工作模式


$offset$ 校准模块包含两种工作状态：数据校准中状态和数据校准完成状态。

在数据校准中状态时， $offset$ 校准模块从各个子 ADC 通道中得到的每一个数据，需要进行如图 1 所示的环路的计算，模块对 $offset$ 的估计值初始值设为 0，经过大量数据的迭代（该过程中 α 在不断调小）， $offset$ 的估计值收敛于通道的 $offset$ 实际值，此时 $offset$ 校准完成。在此过程中，输入数据与 $offset$ 估计值的差值不能输入到下一模块（ $gain$ 校准模块），因为 $offset$ 估计值还未收敛，会影响 $gain$ 校准模块的精度。

在数据校准完成状态， $offset$ 校准模块从各个子 ADC 通道中得到的数据，只需要减去存储器中存储的 $offset$ 估计值，即可送往下一模块（ $gain$ 校准模块）。

图 2 展示了 $\alpha = 2^{-12}$ 时，数据在环路中迭代的位宽变换，其中变量名对应 verilog 中变量名

称。带有数字的方框是包含实际数据的位宽，空白框为扩展的位宽，为了使位宽扩展对加减法运算结果不产生影响，需要高位补符号位，低位补 0。

图 2: offset 校准中数据位宽变换 ($\alpha = 2^{-12}$)

1.4 模块结构

1.4.1 溢出保护模块

图三为 offset 估计值不断迭代收敛的曲线, 可以看到不同通道的 $\bar{x}(n)$ 初始值均为 0, 在不断的迭代计算中, 逐渐逼近各个通道的 offset 实际值并收敛。从整体图来看, 各个通道的 $\bar{x}(n)$ 收敛成了一条直线。但将直线放大之后, 由图四局部图可以观察到, 其实 offset 估计值在围绕实际值上下抖动。实验可得, 带宽 (α) 越大, 抖动幅度越大。




图 3: offset 估计值迭代整体图




图 4: offset 估计值迭代局部图

因此，当 offset 实际值为正值，估计值不断迭代逼近时，由于硬件资源的限制，存储估计值的范围只有-8-7.9375。因此即便实际值是小于 7.9375 的，计算过程中的抖动也可能导致估计值在某一个时刻计算结果超过 7.9375，出现上溢。同理当 offset 实际值为负值时，也可能出现下溢。

上溢和下溢对计算结果的影响在于，计算的 offset 估计值是一个有符号数，且设计的位宽为 4LSB (整数) + 4bits (精度)。当出现上溢时，估计值会从 0111_1111 变成 1000_0000，从最大正值突变成了最小的负值，同理，下溢会使估计值从最小的负值突变成最大的正值。因此，需要溢出保护。溢出保护具体实现为：设置两个变量，分别为 overflow_pos(上溢信号) 和 overflow_neg(下溢信号)，正常状态下两个信号均为 0，当出现溢出时，overflow_pos 或者 overflow_neg 会被置 1。前文分析可知，当发生溢出时，估计值的符号位会发生变化，上溢是由正变负，下溢是由负变正。因此，可以通过对前一次估计值的符号位、本次累加的数据的符号位、以及本次估计值计算结果的符号位进行与或非操作检测是否发生溢出。

当发生上溢时，不再将本次估计值的计算结果存入 offset 的估计值，而是将 0111_1111 存入。当发生下溢时，将 1000_0000 存入 offset 的估计值。

1.4.2 档位选择模块




图 5: offset 估计值迭代 ($\alpha = 2^{-12}$) 整体图




图 6: offset 估计值迭代 ($\alpha = 2^{-14}$) 整体图

图 5 和图 6 展示了不同的 α 值对 offset 估计值迭代的影响。显然， α 越小，offset 估计值就需要更多的迭代次数、迭代数据来到达收敛。这会造成时间上的浪费，但这并不意味着 α 越大就越好。把整体图放大，观察其中一个 offset 估计值在收敛时的情况，就能发现新的不同。通过图 7 和图 8 的对比，可以看出，当 $\alpha = 2^{-12}$ 时，offset 估计值收敛时的抖动幅度大约在 0.7，而当 $\alpha = 2^{-14}$ 时，offset 估计值收敛时的抖动幅度大约在 0.2。也就是说，当 α 越小，offset 估计值收敛时的抖动幅度越小，更贴近 offset 实际值。

因此，为了同时保证收敛的速度和精度，将 α 设置八个档位，分别为 2^{-10} , 2^{-12} , 2^{-14} , 2^{-16} , 2^{-18} , 2^{-19} , 2^{-20} , 2^{-21} 。初始档位为 $\alpha = 2^{-10}$ ，使得 offset 估计值快速到达收敛。当收敛判断模

块认为当前档位 offset 估计值已经收敛，则会调到下一档位，即 $\alpha = 2^{-12}$ 。以此类推，直到档位调到 $\alpha = 2^{-21}$ 时，且收敛判断模块认为当前档位 offset 估计值已经收敛，则 offset 校准中状态结束，开始 offset 校准完成状态。




图 7: offset 估计值迭代 ($\alpha = 2^{-12}$) 局部图




图 8: offset 估计值迭代 ($\alpha = 2^{-14}$) 局部图

1.4.3 收敛判断模块

1.5 verilog 代码参数

表 1: offset_loop.v 校准参数及功能

分类	参数名	功能
输入参数	rst_n	清零信号。
	clk	时钟信号。
	enable	使能信号，判断是否需要重新校准。
	gear	3 位宽控制字，控制 8 种校准步长（带宽），8 个档位对应的带宽分别为 2^{-10} ， 2^{-12} ， 2^{-14} ， 2^{-16} ， 2^{-18} ， 2^{-19} ， 2^{-20} ， 2^{-21} 。在迭代过程中，控制字控制带宽不断变小，使得 offset 不断收敛于实际的通道失调失配误差。如果控制字出现 default 的情况，则令带宽设置为 2^{-12} 。
	data_in	12 位宽，有符号数。当前通道 ADC 采样的数据即需要校准的数据。
输出参数	date_out	16 位宽，有符号数。输出数据，即 offset 校准后的数据，需要输入到 gain_loop。（没有将十六位宽截断为十二位是为了保证后续校准的准确）。
	offset	8 位宽，有符号数。失调失配误差。4LSB（整数）+4bits（精度），范围为-8-7.9375。迭代过程中，取 int 变量的 [28:21] 值作为 offset 的值。

输出参数	overflow_pos	1 位位宽控制字,防止 int_nxt 正向溢出。等于 $\sim\text{int}[28] \& \sim\text{data_sub}[15] \& \text{acc}[28]$, 其分别为三个变量的符号位。若为 1, 则控制 int_nxt 置为 0_1111_1111_1111_1111_1111_1111。
	overflow_neg	1 位位宽控制字,防止 int_nxt 负向溢出。等于 $\sim\text{int}[28] \& \sim\text{data_sub}[15] \& \sim\text{acc}[28]$, 其分别为三个变量的符号位。若为 1, 则控制 int_nxt 置为 1_0000_0000_0000_0000_0000_0000。
内部参数	int_nxt	reg 型变量, 29 位位宽, 有符号数。存储不断迭代逼近通道 offset 实际值的值, 取其 [28:21] 位作为 offset 值。
	int	wire 型变量, 29 位位宽, 有符号数。连接 int_nxt。
	data_shift	wire 型变量, 16 位位宽, 有符号数, 存储将 data_in 扩展四位的值, 扩展的四位为小数部分, 例如: 将 0000_1111_0000 扩展为 0000_1111_0000.0000。
	data_sub	wire 型变量, 16 位位宽, 有符号数。存储 data_shift-offset 的值。
	acc_shift	reg 型变量, 29 位位宽, 有符号数。存储带宽 *data_sub 的值, 相当于对 data_sub 进行移位, 高位补符号位, 低位补零。
	acc	wire 型变量, 29 位位宽, 有符号数。等于 int+acc_shift 的和。